Les prestations confiées au titulaire seront des prestations de layouts de blocs analogiques et mixtes. Ces blocs seront décrits sous forme de schémas annotés disponibles dans une base de données Cadence au démarrage de la tâche. Une base de données de circuit intégré rassemble notamment tous schémas constituant le circuit, organisés de façon hiérarchique. L’implémentation physique de ces schémas va se faire en plusieurs étapes et selon plusieurs granularités. On peut les décrire ainsi : Layout d’un schéma de bloc : - Analyse du schéma : o Identification des points sensibles, des contraintes topologiques, des précautions d’implémentation à prendre o Proposition d’un floorplan du bloc et évaluation de la surface - Réalisation du layout : o Placement et connexion des composants o Proposition de modification mineure schéma si pertinent - Réalisation des vérifications : o DRC o LVS A l’issue des étapes de layout, des vues schémas intégrant les éléments parasites induits par l’implémentation physique sont extraites et simulées par les concepteurs CEA pour valider l’adéquation du layout avec la performance attendue. En cas de performances insuffisantes, une reprise pour optimisation du layout peut être demandée. Layout d’assemblage de blocs entre eux en macro-blocs : les étapes sont sensiblement les même que pour les blocs unitaires, (analyse, layout, vérifications), mais à un niveau de hiérarchie supérieur. La complexité de ces assemblages dépend du nombre des signaux d’interface, des contraintes topologiques diverses (contraintes d’alimentations, d’isolation, de limites de surfaces…) Layout d’assemblage TOP : Il s’agit de faire l’assemblage aux plus hauts niveaux du circuit, entre les plots (souvent organisés en couronne), et les macro-blocs de plus haut niveau. Cet assemblage est très différent si le TOP du circuit est dit « numérique » ou « analogique ». Les assemblages TOP considérés pour les tâches de layout seront uniquement des TOP analogiques.
Your competitors are watching the same crowded contracts everyone else is. Track live opportunities like this one worldwide, set deadline alerts, and win where they aren’t. Free for 14 days, no card.
Start Free| Issuing agency | Education |
|---|
| Country | France |
|---|
| Category | Scientific Research |
|---|
| CPV | 73300000 |
|---|
| Published | January 22, 2026 |
|---|
| Procurement stage | Active solicitation |
|---|
| Closed | February 20, 2026 |
|---|
| Status | Closed — no longer accepting responses |
|---|
| Translation | Translated from Hungarian by GlobalGov’s translation pipeline |
|---|
| Official source | View original notice |
|---|
| Last verified | August 11, 2026 |
|---|
Source: Tenders Electronic Daily (TED), © European Union. Notice content reused under Commission Decision 2011/833/EU; editorial content licensed CC BY 4.0. GlobalGov is not affiliated with the European Union.
See every France Scientific Research opportunity your competition is missing. Free for 14 days.
Get real-time alerts, competitive intelligence, and deadline tracking for this and every market worldwide.
Start Free Trial — No Card RequiredFree 14-day trial · no card required
See who is already competing here →Used by capture teams who win by looking where the big players aren’t.
Get a free France Scientific Research intelligence report in your inbox
A personalized report on France Scientific Research opportunities, emailed in 5-10 minutes. One per month, no account needed.